Apuntes de Electronica
MENU
Inicio > Diseño y Simulación >

Introducción al lenguaje VHDL

Tipo: Apuntes

Formato: PDF

Autor: Miguel Angel Freire Rubio

Web: www.cartagena99.com

Descripción: Apuntes de introducción al lenguaje VHDL para cursos de ingeniería electrónica, publicado por el departamento de sistemas electrónicos y de control de la universidad Politécnica de Madrid. Incluye ejercicios.

Introducción

Los lenguajes de descripción hardware (HDLs, Hardware Description Languages) vienen utilizándose desde los años 70 en los ciclos de diseño de sistemas digitales asistidos por herramientas de CAD electrónico. Al principio surgieron una serie de lenguajes que no llegaron a alcanzar un éxito que permitiera su consolidación en el campo industrial o académico.
En los años 80 aparecen los lenguajes Verilog y VHDL que, aprovechando la disponibilidad de herramientas hardware y software cada vez más potentes y asequibles y los adelantos en las tecnologías de fabricación de circuitos integrados, logran imponerse como herramientas imprescindibles en el desarrollo de nuevos sistemas.

En la actualidad ambos lenguajes están normalizados y comparten una posición hegemónica que está arrinconando (y terminará, probablemente, en poco tiempo eliminando del mercado) al resto de lenguajes que de un modo u otro todavía son soportados por algunas herramientas de CAD.

El lenguaje VHDL fue creado con el propósito de especificar y documentar circuitos y sistemas digitales utilizando un lenguaje formal.
 

* Tal vez te interese ver:
- Guía de inicio al software ISE
- Introducción a la Programación en VHDL
 

Resumen del contenido

- Lenguajes de Descripción Hardware.
- El lenguaje VHDL
- Características del lenguaje VHDL
- Descripción textual normalizada.
- Librerías y unidades de diseño
- Caracterización de circuitos.
- La declaración de entidad y el cuerpo de arquitectura.
- Cuerpos de arquitectura. nociones básicas.
- Simulación del modelo VHDL.
- Unidades de diseño y librerías VHDL
- Estructura básica del lenguaje VHDL
- Objetos y tipos de datos.
- Señales, variables y constantes.
- Asignaciones de valor a señal.
- Puertos de la declaración de entidad y tipos de datos.
- Tipos y subtipos definidos por el usuario.
- Tipos de datos para el modelado de buses.
- Declaraciones de paquete de las librerías IEEE y STD
- Descripción del funcionamiento.
- Descripciones RTL y de comportamiento
- Sentencias WAIT.
- Modelado del paralelismo de hardware
- Descripciones estructurales.
- Componentes y configuraciones.
- Ampliación de conceptos
- Sintaxis completa de la declaración de entidad.
- Sentencias de descripciones estructurales.
- Modelado de síntesis
- Modelos VHDL para síntesis lógica.
- Tipos de datos en los modelos sintetizables.
- Realización de arquitecturas sintetizables de circuitos combinacionales.
- Salidas con control de tercer estado.
- Realización de arquitecturas sintetizables de circuitos secuenciales síncronos.
- Descripción de autómatas.
- Descripciones estructurales para síntesis lógica.
- Algunas consideraciones finales.

Acceder al documento ir

« Página anterior   Reportar enlace roto

También te puede interesar
   
Este sitio utiliza cookies propias y de terceros con fines estadísticos y para ofrecerle anuncios de su interés. ACEPTAR Más información